

## 阻塞斩波三相交交变频电源的 FPGA 控制实现

朱虹<sup>1</sup>, 潘小波<sup>1</sup>, 陈玲<sup>2</sup>, 关越<sup>1</sup>, 张庆丰<sup>1</sup>

(1. 马鞍山职业技术学院电气工程系, 安徽 马鞍山 243000; 2. 河海大学文天学院电气工程系, 安徽 马鞍山 243000)

**摘要:** 变频技术是重要的节能技术, 所以针对低频或转速不恒定的节能设备, 提出了基于 FPGA 数字控制的三相交交直接变频电源技术。用 VHDL 语言对主控芯片 FPGA 编写程序, 其输出的高频 SPWM 信号经驱动电路后作为电源和负载间开关 MOSFET 的控制信号。MOSFET 周期性地部分阻塞电源不能达到负载来改变输出电压的频率, 同时在放行的时区斩波来改变输出电压的幅值。基于 Matlab 仿真平台, 对系统进行了建模和仿真, 仿真结果验证了该技术的正确性。最后给出了频率为 7.14 Hz 和 2.63 Hz 的实验波形, 实验结果证明了该技术的可行性。

**关键词:** 交交变频; Field-Programmable Gate Array (FPGA); 斩波; 恒压频比; 面积等效; 占空比; Very-High-Speed Integrated Circuit Hardware Description Language (VHDL)

### Three-phase AC/AC frequency conversion power supply based on FPGA

ZHU Hong<sup>1</sup>, PAN Xiao-bo<sup>1</sup>, CHEN Ling<sup>2</sup>, GUAN Yue<sup>1</sup>, ZHANG Qing-feng<sup>1</sup>

(1. Department of Electrical Engineering, Ma'anshan Technology College, Ma'anshan 243000, China; 2. Department of Electrical Engineering, Hohai University Wentian College, Ma'anshan 243000, China)

**Abstract:** Frequency conversion technology is an important energy-saving technology. Most of energy-saving equipments' speed is not constant and frequency is low. In order to provide power for the energy-saving equipment, a new AC/AC direct conversion power-supply technology is introduced. The main controller is FPGA, which programmable language is VHDL, in this system. The output high-frequency signal from FPGA is driven by drive circuit. Then the output of drive circuit is taken as control signal of MOSFET that is between grid and load. So load gets the voltage with low frequency because power has been plugged by MOSFET periodically. Meanwhile, load gets the low voltage because the switch's signal is chopped during the time that power has not been plugged. The topology is modeled and simulated in MATLAB. The simulation results prove the technology is correct. The experiment waveform at 7.14 Hz and 2.63 Hz prove that the technology is feasible.

This work is supported by the Provincial Nature Science Research Project of Anhui Province's High School (No. KJ2013B281).

**Key words:** cycloconverter; Field-Programmable Gate Array (FPGA); chopper; constant ratio of voltage and frequency; area equivalent; duty cycle; Very-High-Speed Integrated Circuit Hardware Description Language (VHDL)

中图分类号: TP273 文献标识码: A 文章编号: 1674-3415(2014)21-0116-08

## 0 引言

目前, 风机水泵的调速大部分还是采用挡板或阀门来调节风量和流量方式, 该方法控制简单, 但人为增加阻力办法达到调节目的的调节方法浪费大量电能, 回收这部分电能损耗会收到很大节能效果。而驱动风机水泵大多数采用交流异步电机, 大功率负载采用同步电动机, 无论是异步电动机还是同步电动机, 它们的转速与电源频率成正比, 只要改变

定供电频率就改变了电动机转速。和风机水泵一样, 家用电器和工业设备的节能均是通过在不需全速运行时调低电机转速来实现的<sup>[1-3]</sup>。而变频技术作为重要的节能技术, 发展至今, 已经相继出现了两种不同的功率变换模式: 一是间接变频技术即 AC/DC/AC, 二是直接变频技术即 AC/AC。但交直交变换需设中间整流滤波环节, 其电解电容的价格和寿命指标均不理想; 可逆运行时, 需设置两套 PWM 逆变装置, 成本和控制复杂度相应上升; 且在超低速运行段, 随工作频率的降低, 波形变差。而现有的交交变频器不仅只能工作在二分之一电网

基金项目: 安徽省高校省级自然科学基金项目(KJ2013B281)

频率以下, 而且由于始终停留于 SCR 工频移相控制的技术水平, 导致低压低频段的功率因数偏低<sup>[4]</sup>。由于传统的变频技术存在上述的缺陷, 所以采用先进的波形控制策略、提升功率因素、实现全数字化控制等是各种高性能变频控制的未来发展方向<sup>[5]</sup>。

基于此, 本文提出了一种新的基于 FPGA 数字控制基频以下的三相交交直接变频技术——通过控制开关信号来控制输出信号半波内工频波头数  $N$  以改变输出波形的频率, 同时对开关的占空比进行设置以改变其幅值的大小, 实现变频调压。电源可提供基频以下的某些频率输出。这种数字控制的交交变频电源可为某些低频、超低频工作或转速不恒定的设备供电并实现节能<sup>[6-8]</sup>。输出电压频率通过人机接口设备来选择  $N$  值, 实现操作人性化。同时该电源具有拓扑结构简单、所需元器件数量少、成本低、控制简单以及输出频率越低波形反而变好, 正弦度越高等优点。

## 1 系统原理

### 1.1 拓扑结构

电源拓扑结构如图 1 所示<sup>[9]</sup>, 其中  $V_a$ 、 $V_b$ 、 $V_c$  分别为三相电源的 A 相、B 相、C 相电源, VT1、VT2、VT3 控制 A 相、B 相、C 相电能是否到达负载的开关器件 MOSFET。拓扑为三相四线系统, 控制器 FPGA 的输出经驱动电路后分别作为 VT1、VT2 和 VT3 的 G、S 两端的控制信号, 控制功率 MOSFET 的导通与关断, MOSFET 和每一相中的四个二极管组成双向开关。




图 1 系统拓扑结构

Fig. 1 System topology

### 1.2 控制思想

家用电器中很多是小型电机, 属阻感性负载; 工业设备中以大中型电机居多, 属阻感性负载。故该电源的输出采用  $U/f$ -恒值控制模式, 即满足如图 2 所示的  $U_{om}-f_o$  曲线。




图 2 输出电压峰值-输出频率关系曲线

Fig. 2 Relationship between peak value of output voltage and output frequency

由图 2 中可得

$$\frac{U_{om} - 15}{311 - 15} = \frac{f_o - 0.1}{50 - 0.1} \quad (1)$$

式中:  $U_{om}$  为输出电压峰值;  $f_o$  为输出电压频率。

因此, 该交交变频电源输出电压峰值为

$$U_{om} = \frac{296(f_o - 0.1)}{49.9} + 15 \quad (2)$$

由图 2 可以看出, 起始电压峰值为 15 V, 这样的设置是考虑到负载感抗比较大时的低频补偿电压。若负载的感抗值比较小或是纯阻性负载, 可以适当降低起始电压值。由此可见, 采用恒压频比控制后, 输出电压和输出频率是正比关系, 实现变频调压<sup>[10]</sup>。

A、B、C 三相电源输出电压波形的频率与幅值都是一致的, 只存在相位之间的差异, 即三相之间各差  $120^\circ$ , 故只需考虑一相就可以了。以 A 相为例具体说明, 开关器件 VT1 的控制信号如图 3(b), 在 VT1 导通时, A 相电源可到达 A 相负载, 即截取输入如图 3(a) 中的 A 相电压, 使负载侧得到  $N$  个正半波后, 再得到  $N$  个负半波, 然后又得到  $N$  个正半波, 再得到  $N$  个负半波, 如此循环。如图 3(c) 所示, 这些电压波头形成连续的交流电压波形, 即可实现通过控制开关信号放行的时区来控制输出频率。图 3 为波头数  $N=4$  的情况, 其中虚线即为输出电压波形, 由图可以看出, 输出频率为  $50 \text{ Hz} \times 1/7=7.14 \text{ Hz}$ 。

在采样控制理论中有一个重要结论: 冲量相等而形状不同的窄脉冲, 加在具有惯性的环节上, 其效果基本相同<sup>[11]</sup>。由如图 4 所示的面积等效原理可知: 图 3(c) 中这些波头的等效面积显然不是正弦波规律。这样的波形谐波含量大, 不仅对电网造成污染, 而且会使负载寿命大大减少<sup>[12]</sup>。




图3 非斩波控制信号及其对应输出波形

Fig. 3 Non-chopping control signal and its corresponding output waveform




图4 面积等效原理图

Fig. 4 Diagram of principle of area equivalent

欲使输出波形正弦度高，这些波头峰值需按照正弦规律变化，那么就需要在 VT1 导通的时区内设置相应的占空比。如图 5 所示，在输出电压正半周内满足：第 1 个波头与第 4 个波头的占空比相等，第 2 个波头与第 3 个波头的占空比相等，并且第 1 个波头与第 4 个波头内的占空比比第 2 个波头与第 3 个波头的占空比小，未画出的负半周与正半周对称<sup>[13]</sup>。




图5 斩波控制的面积等效原理图

Fig. 5 Diagram of chopping control principle of area equivalent

这里将波头数为 4 的情况推广到  $N$  个情况，从图 5 中看出，第  $p$  个子单元的面积  $S_{op}$  可以表示为

$$S_{op} = \int_{\frac{1}{N} \frac{T_0}{2} q}^{\frac{1}{N} \frac{T_0}{2} (q+1)} U_{om} \sin(\omega_0 t) dt \quad (3)$$

其中： $p=1, 2, 3, \dots, N$ ； $q=0, 1, 2, 3, \dots, N-1$ 。

由式(3)可得

$$S_{op} = \frac{U_{om}}{\omega_0} \left[ \cos\left(\frac{q}{N} \pi\right) - \cos\left(\frac{q+1}{N} \pi\right) \right] \quad (4)$$

而

$$S_{ip} = D_p \cdot T_s \cdot U_{im} \sum_{n=0}^{\frac{T_i/2}{T_s}-1} \sin(\omega_i \cdot nT_s) \quad (5)$$

根据面积等效法的定义，有  $S_{ip}=S_{op}$ ，即

$$D_p \cdot T_s \cdot U_{im} \sum_{n=0}^{\frac{T_i/2}{T_s}-1} \sin(\omega_i \cdot nT_s) = \frac{U_{om}}{\omega_0} \left[ \cos\left(\frac{q}{N} \pi\right) - \cos\left(\frac{q+1}{N} \pi\right) \right] \quad (6)$$

由式(5)<sup>[14]</sup>可得

$$D_p = \frac{U_{om} \left[ \cos\left(\frac{q}{N} \pi\right) - \cos\left(\frac{q+1}{N} \pi\right) \right]}{\omega_0 \cdot T_s \cdot U_{im} \sum_{n=0}^{\frac{T_i/2}{T_s}-1} \sin(\omega_i \cdot nT_s)} \quad (7)$$

式(7)即为 VT1 占空比的理论公式。由式(7)可知，期望输出电压波形半个周期内，各个工频正弦半波的高频斩控脉冲信号的占空比  $D_p$  与期望工作电压波形的峰值  $U_{om}$  成正比。

图6为三相控制信号及其对应的三相输出波形，其中图6(a)为三相电网电压波形；图6(b)为经检测电路产生的与A相电网电压波形同步、同频率 50 Hz 的方波信号  $U_{50}$ ；图6(c)为将  $U_{50}$  6 倍频后的 300 Hz 的方波信号  $U_{300}$ ；图6(d)为 VT1 的控制信号  $U_{VT1}$ ；图6(e)为输出 A 相波形  $U_{oa}$ ；图6(f)为 VT2 的控制信号  $U_{VT2}$ ；图6(g)为输出 B 相波形  $U_{ob}$ ；图6(h)为 VT3 的控制信号  $U_{VT3}$ ；图6(i)为输出 C 相波形  $U_{oc}$ 。对图6(b)  $U_{50}$  进行斩波得到图6(d)  $U_{VT1}$ ，其中  $D_1$  和  $D_2$  为占空比，且  $D_1 < D_2$ ，可由式(7)计算。这样，A 相负载得到的电压如图6(e)  $U_{oa}$ ，实现变频调压的功能。推广至三相：将功率器件 MOSFET 的控制信号周期性地部分阻塞，即分别给 VT1、VT2 和 VT3 以非连续的脉冲信号，以此来改变输出频率，输出电压的幅值则由控制信号的占空比大小来决定。

由于输出为三相，所以必须要满足三相间的相位差  $T_0/3$  的关系。如图 6 中，当波头数  $N=4$ ，其 a 相、b 相、c 相的周期  $T_0$  均为 140 ms，则 b 相与 a 相的相位相差  $T_0/3=46.6667$  ms，而 b 相只有经过 46.6667 ms 后，才能到达其过零点时刻。同样，c 相与 b 相的相位也相差 46.6667 ms，这样一来就满足了三相输出时的相位要求。所以输入输出频率关系为

$$f_o = \frac{1}{2N-1} f_i \quad (8)$$

式中， $N=1, 4, 7, 10, 13, \dots$ ，这样一个等差数列才可以满足三相的相位要求。

由图6(e)、6(g)、6(i)可以看出，输出三相电源

中的A相、B相、C相电压的一个周期为140 ms, 频率为 $1/140 \text{ ms} = 7.14 \text{ Hz}$ , 由式(2)知电压峰值为56.78 V。表1为三相输出频率对应电压峰值表。




图6 斩波控制信号及其对应输出波形

Fig. 6 Chopping control signal and its corresponding output waveform

表1 输出频率对应输出电压峰值表

Table 1 Output frequency corresponding peak voltage value

波头数 $N$	输出频率 $f_o/\text{Hz}$	输出电压峰值 $U_{om}/\text{V}$
1	50	311
4	7.142 857	56.777 268
7	3.846 154	37.221 675
10	2.631 579	30.016 982
13	2	26.270 541
16	1.612 903	23.974 334
19	1.351 351	22.422 844
22	1.162 791	21.304 331
25	1.020 408	20.459 735
28	0.909 091	19.799 418
31	0.819 672	19.268 996
34	0.746 269	18.833 580
37	0.684 932	18.469 737
40	0.632 911	18.161 155

由表1可以看出, 波头数越多, 输出频率和输出电压均越小。

### 1.3 控制结构

图7为基于FPGA控制结构框图, 其中FPGA是主控芯片, 采用Altera公司Cyclone系列的ep1c6q240c8; 单片机采用Atmel公司AVR系列的

atmeg128; VT1、VT2、VT3均为双向交流功率开关器件。




图7 FPGA控制结构框图

Fig. 7 Block diagram of FPGA control structure

检测电路产生与三相电源中其中任意一相同步、同频50 Hz的方波信号 $U_{50}$ , 如图4(b)。 $U_{50}$ 输入FPGA后, 在FPGA内部由软件实现六倍频产生 $U_{300}$ , 控制VT1的高频脉冲与 $U_{50}$ 逻辑相“与”即可得到MOSFET的控制信号, 但FPGA输出的高频脉冲驱动能力很弱, 需加上驱动电路才可以让MOSFET开通和关断。

## 2 软件设计

### 2.1 三相过零检测

在1.2节中已经叙述过, 用于控制A相开关VT1的高频脉冲, 同样可以用于B相、C相开关VT2、VT3。关键问题就是如何采集到每一相电压的过零点。如图6, 这里将50 Hz同频方波信号 $U_{50}$ (如图4(b))6倍频后得到的300 Hz方波信号 $U_{300}$ (如图4(c))的每一个下降沿都是任意一相的过零点。

鉴于软件实现比硬件实现成本低, 而且软件实现六倍频比较容易, 故采用VHDL语言对FPGA编写6倍频程序的方式<sup>[15]</sup>。该程序本质上是一个计数器, 需事先计算出300 Hz高低电平持续的时间, 由于是6倍频, 故每个高低电平持续的时间是50 Hz周期20 ms的1/12。本系统中FPGA的主频为50 MHz, 所以系统时钟CLKSYS的周期为20 ns, 将50 Hz的周期20 ms平均分成12份, 这样每份有83 333个系统时钟CLKSYS。

当50 Hz上升沿到来时计数器开始启动, 设计数的值为 $m$ , 先令其输出为低电平, 每计数到83 333便将输出电平翻转一次。当50 Hz的一个周期结束后, 6个周期的方波得以形成, 其频率为300 Hz。这里存在一个问题, 20 ms并不能整除 $12 \times 20 \text{ ns}$ , 这样300 Hz的每个高低电平的持续时间, 对于系统时钟20 ns来说会有1~2个周期的误差。虽然这样的误差对于整个控制逻辑的精度要求影响不大, 但为了不让误差累计, 必须将一个50 Hz周期内计数

完成后的  $m$  值清零。程序流程图如图 8 所示。




图 8 6 倍频流程图

Fig. 8 Flow chart of 6 times frequency

CLK300 即为输出的 300 Hz 信号。如图 9 所示, 在 QuartusII7.0 环境内将编写好 6 倍频的程序进行了仿真实验, 其中 CLKSYS 是系统时钟 50 MHz, 周期为 20 ns, CLK50 是 50 Hz 方波, 其周期为 20 ms。CLK\_EN 是计数的使能信号, 当 CLK\_EN 的上升沿到来时将  $m$  清零, 开始下一个周期的计数。CLK300 则是 6 倍频后的 300 Hz 波形。

实验波形如图 10, 其中通道 3 为电网电压波形, 通道 2 为与电网同频的 50 Hz 方波信号, 通道 3 为 6 倍频后的 300 Hz 方波信号。



图 9 6 倍频仿真波形

Fig. 9 Simulation waveform of 6 times frequency




图 10 6 倍频实验波形

Fig. 10 Experiment waveform of 6 times frequency

### 2.2 MOSFET 的开关信号

对于驱动信号波形 S1, 在一个周期  $T$  内对 300 Hz 进行计数, 设置计数数值为  $p$ , 当  $N=4$  时, 计数  $p$  范围为  $0 \sim 42$ 。如图 5, 当  $0 \leq p \leq 2$ 、 $18 \leq p \leq 23$  或  $39 \leq p \leq 41$  时, 给 VT1 占空比为  $D_1$  的方波; 当  $6 \leq p \leq 8$ 、 $12 \leq p \leq 14$ 、 $27 \leq p \leq 29$  或  $33 \leq p \leq 35$  时给 VT1 占空比为  $D_2$  的方波,  $D_1 < D_2$  (可由理论公式 (7) 计算); 当  $3 \leq p \leq 5$ 、 $9 \leq p \leq 11$ 、 $15 \leq p \leq 17$ 、 $24 \leq p \leq 26$ 、 $30 \leq p \leq 32$ 、 $36 \leq p \leq 38$  时令 VT1 为低电平。这样在一个周期  $T$  内, 就产生了 VT1 波形, VT2 和 VT3 的产生过程同 VT1 一样。此处  $N=4$ , 对于不同的波头数  $N$ , 都可找出一个最小周期, 在这个最小周期内编写程序。MOSFET 的开关频率是 10 kHz, 而这里是对 FPGA 的内部工作频率 50 MHz 计数, 所以在一个 MOSFET 开关周期内有 5000 个 FPGA 内部周期。若根据式 (7) 计算出  $D_1=0.2524$ , 则 MOSFET 开关管 VT1 的计数个数为  $0.2524 \times 5000=1262$ 。

在周期  $T$  结束后的下一周期开始时,  $p$  被清零,

重复周期  $T$  内的逻辑。这样, 通过不断地重复周期  $T$  内的逻辑, 整个时域内的控制逻辑即可实现。

当  $N=4$ , A 相开关 VT1 控制信号的程序段<sup>[15]</sup>流程图如图 11。




图 11 主程序流程图

Fig. 11 Flow chart of main program

### 3 仿真及实验结果

#### 3.1 电路参数

系统拓扑如图 1 所示, 输出 a 相、b 相、c 相与负载之间采用  $\pi$  形滤波, 由于 a 相、b 相和 c 相的主电路完全一样, 所以这里只给出了 a 相的原理图, 如图 12 所示。  $L_f$ 、  $C_f$  和  $C_r$  构成  $\pi$  形滤波器;  $R_1$ 、  $C_1$  构成关断缓冲电路, 以减小关断损耗;  $L_1$ 、  $R_2$  和  $D_5$  构成开通缓冲电路, 以减小器件的开通损耗;  $L_a$  和  $R_a$  构成 A 相负载。参数设置如下:  $L_f=5.1$  mH,  $C_f=0.22$   $\mu$ F,  $C_r=4.9$   $\mu$ F,  $R_1=220$   $\Omega$ ,  $C_1=2$  200 pF,  $L_1=0.8$  mH,  $R_2=100$   $\Omega$ 。系统中有三个功率器件, 为了抑制谐波、提高系统的性能, 必须适当提高功率器件的开关频率, 但随着开关频率的提高, 将会增加功率器件自身的开关损耗, 影响变频器的效率和可靠性, 使输出频率受到限制。综合上述考虑, 开关频率选为 10 kHz, 双向交流功率开关器件选用型号为 IRF740 的 MOSFET, 5 个二极管均选用型号为 BY329 快速二极管。




图 12 A 相主电路

Fig. 12 Main circuit of phase A

#### 3.2 仿真结果

在 Matlab2009a 中对拓扑电路原理图进行了仿真, 图 13 和图 14 分别为  $N=4$  和  $N=10$  时的仿真波形。




图 13  $N=4$  时三相输出电压仿真波形

Fig. 13 Simulation waveform of three-phase output voltage when  $N=4$

图 13 中有四组波形, 第一组是输入的三相电压波形, 其余的三组分别为输出的三相电压波形。可以看出, 输入电压周期为 0.02 s, 而输出电压周期大约为 0.13 s, 和理论公式(8)推导结果一致。


图 14  $N=10$  时三相输出电压仿真波形Fig. 14 Simulation waveform of three-phase output voltage when  $N=10$ 

图 14 中, 输入电压周期为 0.02 s, 而输出电压周期大约为 0.38 s。并且图 14 的输出电压峰值要略小于图 13 中的输出电压, 和理论公式(2)推导结果亦一致。仿真结果充分验证了该技术的正确性。

### 3.3 实验结果

用 TEK 示波器对硬件电路输出波形观测, 图 15 和图 16 分别为  $N=4$  和  $N=10$  时的实验波形。其中 1 通道是其中一相电源电压波形, 通道 2、3、4 分别是三相输出的 A、B、C 三相。



图 15  $N=4$  时三相输出电压实验波形Fig. 15 Experiment waveform of three-phase output voltage when  $N=4$ 图 16  $N=10$  时三相输出电压实验波形Fig. 16 Experiment waveform of three-phase output voltage when  $N=10$ 

图 15 中, 横轴每一格是 50 ms, 每一相输出电压的周期均是不到 3 格, 即输出周期大概为 140 ms, 故  $N=4$  时, 三相输出的叠加即是频率为 7.14 Hz 的正弦电压。

图 16 中, 横轴每一格亦是 50 ms, 每一相输出电压的周期均是 7.5 格, 即输出周期大概为 375 ms, 故  $N=10$  时, 三相输出的叠加即是频率为 2.63 Hz 的正弦电压。

$N$  为其他值时的波形不再详细列出。实验结果充分验证了该技术的可行性。

## 4 结论

由于三相电源和单相电源仅存在相位相差  $120^\circ$  的关系, 所以根据该控制思想前期所完成的单相变频工作的基础上设计出了三相变频电路并对其进行了仿真和实验。文章对基于 FPGA 数字控制三相变频技术的原理进行了详细的阐述、给出了器件型号和参数、提供了仿真和实验波形, 从而有力地证明了该技术的正确性和可行性。

在日后的研究中, 由于大容量的风机水泵采用可变频电源后节能效果明显, 需着重提高功率。其次, 由于输出波形不是正弦波, 需进行治理谐波的研究。从而使电网耗电总量明显下降, 宏观供电质量得以改善。最后, 可以考虑用价格低廉的控制器, 如单片机, 取代 FPGA, 以降低成本。

## 参考文献

- [1] 张晓花, 赵晋泉, 陈星莺. 节能减排下含风电场多目标机组组合建模及优化[J]. 电力系统保护与控制, 2011, 39(17): 33-39.  
ZHANG Xiao-hua, ZHAO Jin-quan, CHEN Xing-ying. Multi-objective unit commitment modeling and optimization for energy-saving and emission reduction in wind power integrated system[J]. Power System Protection and Control, 2011, 39(17): 33-39.
- [2] 中国电机系统节能项目组. 中国电机系统能源效率与市场潜在力分析[M]. 北京: 机械工业出版社, 2001.
- [3] 董智, 程春萌. 河南电力消费弹性系数变动状况分析[J]. 电力系统保护与控制, 2010, 38(5): 60-63.  
DONG Zhi, CHENG Chun-meng. Analysis of variety status of electricity consumption elasticity coefficient in Henan[J]. Power System Protection and Control, 2010, 38(5): 60-63.
- [4] ZHOU Qian-zhi, LIN Jian-wei, LIU Yan-fei. Chopper-cycloconverters for energy saving in motor control[C] // Proceedings of the 3rd IEEE Conference on Industrial Electronics, Singapore, 2008.
- [5] YOON Y D, SUL S K. Carrier-based modulation technique for matrix converter[J]. IEEE Trans on Power Electronics, 2006, 21 (6): 1691-1703.
- [6] ZHOU Qian-zhi, WU Wei-hua. AC-AC conversion with carrier frequency of electric network and application

- prospect[C] // Proceeding of the 2nd IEEE Conference on Industrial Electronics, Harbin, 2007: 1564-1568.
- [7] ZHOU Qian-zhi, WU Wei-hua, LIN Jian-wei. AC SPWM cycloconverter based on an extended chopper scheme[C] // Proceeding of the 7th IEEE Conference on Power Electronics, Korea, 2007: 1033-1037.
- [8] ZHOU Qian-zhi, HU Wen-hua, WU Bin. 3 phases-3 devices AC voltage regulator with quasi-zero switching[C] // Proceeding of the 5th International Power Electronics and Motion Control, Shanghai, 2006, 1: 397-400.
- [9] 周谦之, 武卫华, 林健伟. 脉冲阻塞式斩波交交变频技术研究[J]. 电工技术学报, 2008, 23(12): 107-114.  
ZHOU Qian-zhi, WU Wei-hua, LIN Jian-wei. Research on the technology of plugged pulse-chopping based cycloconverter[J]. Transactions of China Electrotechnical Society, 2008, 23(12): 107-114.
- [10] 陈玲. 新型多功能交交变频系统的研究[D]. 马鞍山: 安徽工业大学, 2011.  
CHEN Ling. Research on the novel multi-function AC/AC converter[D]. Ma'anshan: Anhui University of Technology, 2011.
- [11] 郑诗程, 周谦之, 曹小虎, 等. 脉冲阻塞式单相交-交变频原理及 PWM 控制[J]. 电工技术学报, 2010, 25(5): 136-140.  
ZHENG Shi-cheng, ZHOU Qian-zhi, CAO Xiao-hu, et al. Research on principle of single phase AC-AC converter based on plugged pulse fashion and PWM control[J]. Transactions of China Electrotechnical Society, 2010, 25(5): 136-140.
- [12] 梁志瑞, 叶慧强, 赵飞. 电力系统谐波状态估计研究综述[J]. 电力系统保护与控制, 2010, 38(15): 157-159.  
LIANG Zhi-rui, YE Hui-qiang, ZHAO Fei. Overview on power system harmonic state estimation[J]. Power System Protection and Control, 2010, 38(15): 157-159.
- [13] ZHENG Shi-cheng, ZHU Hong. Research and implementation of a novel single phase AC/AC variable frequency technology[C] // Proceeding of the 6th International Power Electronics and Motion Control, Wuhan, 2009: 1024-1029.
- [14] 郑诗程, 周谦之, 武卫华, 等. 一种新颖的单相交-交变频原理研究及实现[J]. 高电压技术, 2009, 35(10): 2503-2508.  
ZHENG Shi-cheng, ZHOU Qian-zhi, WU Wei-hua, et al. Research and implementation on a novel single phase cycloconverter technology[J]. High Voltage Engineering, 2009, 35(10): 2503-2508.
- [15] 潘松, 黄继业. EDA 技术应用教程[M]. 3 版. 北京: 科学出版社, 2006.  
PAN Song, HUANG Ji-ye. The application of EDA technology[M]. Third Edition. Beijing: Science Press, 2006.

---

收稿日期: 2014-02-12; 修回日期: 2014-05-02

作者简介:

朱虹(1982-), 女, 硕士研究生, 讲师, 主要研究方向为电力电子与功率变换; E-mail: 391518323@qq.com

潘小波(1972-), 男, 硕士研究生, 副教授, 主要研究方向为电气控制、电力电子;

陈玲(1982-), 女, 硕士研究生, 讲师, 主要研究方向为电力电子与功率变换。