基于FPGA的电子式互感器智能合并单元研制
CSTR:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:

中央高校基本科研业务费专项资金资助(DUT10ZD202);大连市科学技术基金项目(2010J21DW002)


Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    在介绍合并单元服务器模型的基础上,描述了一种基于现场可编辑逻辑门阵列(FPGA)的电子式互感器智能合并单元的具体实现方法。根据FPGA的模块化编程和多任务处理的特点,该方法在单片FPGA内实现采样脉冲同步,数据采集,采样值处理,以及以太网控制芯片驱动和数据帧发送。本合并单元能够传输符合IEC61850-9-1和IEC61850-9-2规约的数据帧,两种数据帧的传输可以根据实际需要进行切换。运用MMS Ethereal软件对本合并单元发送的数据帧进行捕获和分析,结果表明该合并单元具有较高的灵活性和较强的实用价值。

    Abstract:

    参考文献
    相似文献
    引证文献
引用本文

王伟明,段雄英.基于FPGA的电子式互感器智能合并单元研制[J].电力系统保护与控制,2012,40(2):131-134,140.[.[J]. Power System Protection and Control,2012,V40(2):131-134,140]

复制
分享
相关视频

文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
文章二维码
关闭
关闭