设计了一种多通道同步采集存储测试系统，利用CPLD（复杂可编程逻辑器件）和单路FIFO（先入先出存储器）缓存实现了四路ADC同步转换数据到FLASH存储器的数据存储方式。此设计方案实现了在采样速率变化的情况下， FIFO自适应完成缓存速率调整的功能，并且多通道数据能连续不间断地存储到FLASH存储器中。这对于多通道变采样的存储测试系统设计具有一定的借鉴意义。