| 摘要: |
| 介绍了一种电子式互感器合并单元，该合并单元采用FPGA+DSP的硬件架构。该合并单元利用FPGA的实时性能，保证接收互感器数据以及同步脉冲的实时性；利用DSP的数据计算能力，采用抛物线插值算法，同步各互感器的采样数据。合并单元输出采样数据包目前支持IEC60044-8、IEC 61850-9-1、IEC61850-9-2等标准。IEC60044-8标准的接口为串口，有通信方式落后，通信效率低等缺点；IEC 61850-9-1标准接口为以太网，合并单元与智能设备间采用点对点通信方式，其跨间隔通讯效率低；本合并单元采用IEC61850-9-2标准，采样数据包支持网络传输模式。 |
| 关键词: 电子互感器 合并单元 IEC61850 同步技术 |
| DOI：10.7667/j.issn.1674-3415.2010.06.025 |
| 分类号: |
| 基金项目: |
|
|
|
|
| Abstract: |
|
| Key words: |
