

基于 PC 总线的发变组故障录波采集系统的设计

魏 丰¹,徐鹏华¹,孙扬声²,涂桂勤³

(1. 华中科技大学控制科学与工程系,湖北 武汉 430074; 2 华中科技大学电气与
电子工程学院,湖北 武汉 430074; 3 武汉吉特威科技有限公司,湖北 武汉 430073)

摘要: 目前国内故障录波采集系统设计主要有模块化和集中化两种方案,介绍了这两种设计的主要特点及应用场合,并比较了两者的优缺点。针对当前电力系统中发电机变压器组故障录波采集系统监控通道少、采样速率低、缺乏精确时标等问题,提出一种适合于发电机变压器组的数据采集系统设计方案。该方案集成了数字信号处理器(DSP)强大的数字信号处理能力、PC总线优良的数据传输性能、高速多通道的数据采集功能,并附有GPS同步时间信息,实现了96路模拟量和192路开关量通道每个工频周期96点数据的同时采样、传输。具有监测通道多、采样频率高、传送数据量大等特点,现场测试结果满足电力行业最新标准DL/T 873-2004的技术要求。

关键词: 故障录波; PC总线; 集中化多通道数据采集; DSP; DL/T 873-2004

中图分类号: TM761 **文献标识码:** A **文章编号:** 1003-4897(2006)17-0047-04

0 引言

目前国内故障录波采集系统设计主要有模块化和集中化两种方案。所谓模块化设计是指每个模块一般具有10~20路模拟通道、几路到十几路开关量通道、1路或没有频率量输入,采用DSP为核心完成数据采集、故障判断、数据存储和上传等功能。而集中化设计^[1]一般采用工控机加智能采集板卡的形式,数据采集和故障判据分离,由独立的采集系统完成所有通道的集中采集后,通过总线传给工控机,由工控机对所有数据统一做判据处理,进行故障数据的存盘和上传。

大多数线路故障录波系统由于运行工况简单,输入通道少,记录数据量小,录波判据简单等特点,其采集系统常采用模块化结构设计。由于模块内部一般使用FLASH存储器作为故障数据存储介质,且大部分元器件集中在一张PCB板上,无机械转动部件和多余的接插件,该设计具有可靠性高、成本低等优点,广泛应用于小型变电站的线路录波。

发电机变压器组(以下简称发变组)系统的运行工况复杂,每周波采样点数多,需要监测的输入通道多,因此其故障录波系统中判据繁杂,需要存储和传输的数据量大。电力行业最新标准DL/T 873-2004《微型发电机变压器组动态记录装置技术条件》^[2](以下简称新标准)的要求:模拟量输入不少于66路,开关量不少于128路,暂态数据记录速率不小于2400点/秒(48点/工频周期),保存完整暂

态数据的次数不少于1000次。

发变组采集系统的模块化设计方案是在原有的线路录波模块的基础上,依靠增加模块数量来增加监测通道数目,通道采集和故障判据仍以模块为单元进行。但是,由于发变组录波新标准中要求通道数目较多,大量增加模块就会导致一系列问题:每个模块都要接入一些重复的信号(如母线电压信号)进行相关性运算,从而造成通道浪费,同时加大故障风险。新标准中要求系统时间经外部时钟同步后,误差不超过 ± 1 ms,而太多的模块很难实现数据采样的精确同步。即使对同一个故障,各模块还可能存在着算法判据的同步误差,很难协调各录波模块的同步工作。受存储介质(RAM、FLASH等)容量所限,无法进行大容量的故障数据存储。模块中DSP工作频率一般在100MHz以下,速度较慢,开发难度较大,算法实现有一定的困难。

集中化结构由于使用了工控机,存在机箱风扇散热、硬盘机械转动以及接插件连接问题,对系统长期运行的稳定性有所影响。但是在多通道、大数据量的机组录波系统中,与模块化相比,集中化结构具有以下几点突出的优势:它的数据采集和数据判据分离,有利于算法的实现和判据同步,保证所有通道采样精确同步;可以充分利用PC机强大的计算能力实现复杂的判据算法;利用硬盘巨大的存储容量可以实现超长时故障录波。

目前发变组故障录波的采集系统使用ISA总线传输数据,由于ISA总线速度限制,大多数录波装置

每周波只读取 24 点数据做故障判据,当故障启动时才记录周波全部 96 点数据。如果读取全部 96 点做判据,数据传送要消耗大量时间,导致工控 PC 机没有充裕的时间做判据,特别是故障启动时来不及存盘,造成录波数据不完整。而新标准中规定的通道数、采样频率都有很大提高,数据量大大增加,从而加剧了总线速度“瓶颈”问题。当系统发生连续大扰动时,势必造成工控机 CPU 一直忙于读取数据,无法判断新的扰动并记录存盘,不能处理连续大扰动,达不到新标准要求。

本文介绍的发变组集中化录波采集系统使用 PCI 总线代替 ISA 总线,以 33 MHz 的时钟频率,32 位数据总线宽度操作,理论传输速率达 132 MB/s,使得以往的传输“瓶颈”问题得以很好解决,采集通道数、采样点数能够达到新标准的技术要求。

1 发变组集中化录波采集系统结构

本采集系统设计采用集中化结构。工控机的 CPU 板采用 Pentium - 处理器、256 M DRAM。机箱内的插卡包括一块 PCI 型的 DSP 控制卡、多块 ISA 型或 PC 型(插槽仅供电)采集卡。其结构如图 1 所示。




图 1 采集系统结构示意图

Fig 1 Block diagram of the data acquisition system

控制卡和采集卡之间通过采集专用总线相连,总线信号包括数据、地址线,板卡选择信号,以及读写、A/D 启动等控制信号。控制卡通过采集专用总线读取采样数据,同时从时标模块中读取时间信息,和该时刻的采样数据一同存储。

系统最多可控制 8 块采集卡同时工作,能根据情况增减采集卡。这种结构便于通道扩容,为今后系统升级预留空间。

1.1 DSP 控制卡结构

DSP 控制卡负责所有通道的采集和数据传送。主要由基于 DSP 的数字信号处理部分、基于 PCI 的数据通信部分和 GPS 时标模块构成。

1.1.1 数字信号处理器 (DSP)

DSP 控制卡以 DSP 芯片 TMS320F206 作为处理器^[3]。它是 16 位的定点处理器,片内有 32 KB 的闪速存储器 (Flash Ram) 作为程序空间。DSP 定时启动采集卡进行 A/D 转换,采集数据的同时,从 GPS 时标模块得到精确时标。这样,在采集数据时就得到了该时刻的时间信息。每个工频周期的数据包括 96 路模拟量、192 路开关量的 96 点采样,8 路频率量的一点采样,以及周波号、GPS 时间信息和其他标志等,总共约为 20 KB,数据存放符合 IEEE C37.111-1999 COMTRADE^[4] 的数据文件格式。该标准由 IEEE 于 1991 年提出的,主要是为了解决各种数字故障录波装置和数字保护以及微机测试装置中的数据交换问题,在本系统中便于远程调度监控中心进行采集分析。每个周波数据分四个结构在双口 RAM2 和 RAM3 中存放。RAM2 和 RAM3 总容量为 256 KB,分 8 页可同时存储 8 个周波数据。一个周波数据采集、存储完毕后,DSP 发中断告知上位机该页页号,请求读取数据。这种设计为上位机提供了较大的数据缓冲区,当上位机忙于处理数据无法立即响应中断时,能保护未读数据不被立即刷新。等上位机空闲时,比较已读数据页号和最新页号,将未读数据依次读入内存,从而保证了录波数据的完整性。这种大缓冲区设计提高了系统的可靠性。

1.1.2 PCI 总线接口设计

PCI 总线具有严格的规范,它定义了三个地址空间:存储器空间、I/O 空间和配置空间。其中存储器空间和 I/O 空间同以前的 ISA 总线规范相同,配置空间是 PCI 所特有的,PCI 接口设计的重点在于配置空间的设置。通过设置配置空间,将 PCI 板卡上的数据空间映射为主机的内存或 I/O 空间,这样主机 CPU 就可以像访问物理内存一样来访问板卡上的数据。

本系统所用 PCI 专用接口芯片 PC 9052,所有配置信息(器件编号、空间映射范围、总线宽度等)保存在非易失性存储器 EEPROM 中。每次系统复位后,PC 9052 就从 EEPROM 中读取这些信息写入配置空间。根据加载的配置信息,系统 BIOS 为其分配一定的资源(中断、I/O 空间、存储器空间等)。然后 PC 9052 便可以使用这些资源完成相应的操

作^[5]。

实际应用中为 PCI型的 DSP控制卡分配 256 KB的数据空间,用于将 RAM2和 RAM3映射为上位机 CPU的内存空间,总线宽度 32位,工作在 Slave方式。实现了上位机在中断方式下以 32位总线宽度访问板卡 256 KB数据的操作。

1.1.3 GPS时标模块

GPS时标模块具有同步时钟接口接收时间信息和标准秒脉冲。模块中的 MCU将标准秒脉冲均分 5 000份,使其精度达到 200 μ s,存入双口 RAM1供 DSP读取。时间信息包括世纪、年、月、日、时、分、秒、毫秒、200 μ s计数值和校验码。当没有 GPS授时设备时,MCU以内部时钟芯片作为系统时钟,保证了时间数据的连续性。

1.2 采集卡设计

系统要求为 96通道的 96点采样,因此设计了高速多通道采集卡,其主要特点^[6]: 每块采集卡包含 12路模拟量、24路开关量和 1路频率量输入。

模拟量的 A/D具有 -10~10V输入、16位分辨率、5 μ s转换时间。开关量信号采用内部有源上拉电路,经锁存后由 DSP读入。系统提供 2 MHz的基准脉冲,采用测周期法测量频率,工频周期的测量精度达到 0.001 Hz/计数值。

2 采集系统整体功能和应用

采集系统作为发变组故障录波系统的数据采集站 DAS(Data Acquisition Station)处于整个系统最底层,主要负责数据采集、计算,以及录波原始数据存盘、数据网络远传等。整个录波系统结构如图 2所示。




图 2 发变组故障录波系统结构图

ig 2 Structure of fault recorder for generator-transformer unit

2.1 DAS计算机录波算法的实现

采集系统数据量大,要求上位机有很强的实时性,因此 DAS计算机即工控机软件建立在 DOS系统之上。

程序在 PC机 1 M以上的高端内存开辟两个缓冲区 Buffer0、Buffer1,可分别存储 12个周波数据。CPU响应中断读取数据时,将一个周波数据(四个结构)的第一结构读入程序运行的常规内存缓冲区,开始计算是否故障启动,判据包括模拟量突变启动、越限启动、开关量启动和手动启动等;其余三个结构存入 Buffer0。若无故障,则在缓冲区保存数据等待下次中断。缓冲区的数据一直保留至缓冲区满,然后滚动刷新。

一旦判断故障启动录波,立即保护好 Buffer0和常规内存缓冲区的数据,该数据为故障发生前 12个周波(0.24 s)的采样值,即 A时段数据,满足标准中 A时段数据不小于 0.1 s的要求。程序依次将故障前的数据存入硬盘,故障发生后的中断程序中,CPU将每周波四个结构全部转向 Buffer1存储,避免刷新 Buffer0的数据记录。Buffer0内容存储完毕后,再存储 Buffer1中故障点后的周波数据。等待 Buffer1内容存盘结束,一次故障记录完成,这样就保证了故障前和故障后数据的完整性。之后转入正常运算程序。等待存盘数据满一个批次后,通过以太网传送至分析站,由故障分析软件进行分析,查找故障类型及其起因。

2.2 实际测试结果

故障录波的主要特点就是要求灵敏性高,故障判断准确。由于电磁干扰、时序紧张等引起的采样数据错误,会导致录波装置误启动、误动作。这种情况在电厂高压强磁场的恶劣工作环境下更容易发生。因此要求设计合理的测试方案,对系统进行长期测试,以判定实际运行情况。

模拟量通道测试

将所有 96个模拟通道的输入接地,通过 DAS计算机监视采样结果。一方面用于测试系统在零输入时的噪声,判定 A/D采样电路转换性能。另一方面,DSP控制采样会因为时序紧张导致采样数据出错,同时采样数据通过采集专用总线和 PCI总线传输时也会受干扰产生误码,这些都会产生毛刺。在零输入时更便于观察毛刺出现。DAS计算机测试程序分别计算各采样点数值,以及相邻两采样点的差值。若其绝对值超过设置的门限值,程序立即报告模拟通道出错。测试门限最小可设置为 14个采

样值,即对系统所用 16 位的 A/D 最多有 4 位跳变,精度等级不低于 0.1 级。

使用 RT-5C 继电保护测试仪输入满量程直流电压 10 V,理论值采样应为 0x7FFF, DAS 计算机实际采样 0x7FD0 左右。该误差为固定误差,还包含了测试仪自身标称的 $\pm 0.1\%$ 误差,可在 DAS 计算机软件中进行调校。

开关量测试

新标准中要求,当外部开关量触点状态改变持续时间大于 1 ms 时,应自动启动暂态记录。设计通入 500 Hz 的方波信号,在 DAS 计算机程序中定时 1 s,查看开关量故障启动次数。实际电路硬件设计分辨率为 0.2 ms,即至多经过 0.2 ms 就监测到开关量事件。对于 500 Hz 的方波,高低电平持续时间为 1 ms,每个边沿应该检测到跳变。结果有大约 1 000 次的开关量故障启动记录。

频率量测试

从上述继电保护测试仪接入标准工频信号,显示测得频率的极值,实际跳变小于 0.005 Hz。满足标准中测量误差不大于 0.02 Hz 的要求。

时间精度测试

对于时间精度的测试,是通过计算相邻两个周波的时间差来完成。由于时间精度为 200 μ s 即 0.2 ms,会有一个计数值的误差,因此设置正常差值为 19.8 ~ 20.2 ms 之间。若超出范围则报告时间错误。实际显示结果符合预期设计。

3 结束语

为了解决传统故障录波系统传输速度低、精度差等问题,研制了基于 PCI 总线的集中化多通道数据采集系统,具有集中化采集、PCI 总线传送等功能。与传统录波器中的 ISA 采集系统相比,本系统

在传输速度、录波精度上均有很大提高,符合新标准的技术要求。

参考文献:

- [1] 罗毅. 分布式故障录波系统 [J]. 电力系统自动化, 2001, 25 (20): 59-62
LUO Yi Distributed Fault Recording System [J]. Automation of Electric Power Systems, 2001, 25 (20): 59-62
- [2] DL/T 873-2004, 微型发电机变压器组动态记录装置技术条件 [S].
DL/T 873-2004, Specification of Microprocessor-based Generator-Transformer Unit Dynamic Recorder [S].
- [3] Texas Instruments TMS320F206 Digital Signal Processor [Z].
- [4] IEEE C37.111-1999, IEEE Standard Common Format for Transient Data Exchange (Comtrade) for Power System [S].
- [5] PLX Technology PCI 9052 Data Book, Version 2.0 [Z]. 2001.
- [6] 张延冬, 焦彦军, 张举. 基于嵌入式系统的故障录波器设计 [J]. 继电器, 2005, 33 (3): 62-65.
ZHANG Yan-dong, JIAO Yan-jun, ZHANG Ju Design of Fault Recorder Based on Embedded System [J]. Relay, 2005, 33 (3): 62-65.

收稿日期: 2006-03-21; 修回日期: 2006-05-14

作者简介:

魏丰 (1962 -), 男, 副教授, 研究方向为数据采集、信息处理、数据传输和测控技术等领域; Email: penghuaxu@163.com

徐鹏华 (1981 -), 男, 硕士, 研究方向为数据采集、传输及数据处理系统的设计;

孙扬声 (1933 -), 男, 教授, 研究方向为电力系统控制及自动化。

Design of PCL-bus-based data acquisition system used in fault recording

WEI Feng¹, XU Peng-hua¹, SUN Yang-sheng², TU Gui-qin³

(1. Huazhong University of Science and Technology, Wuhan 430074, China; 2. Huazhong University of Science and Technology, Wuhan 430074, China; 3. Wuhan GateWay Technology Co., Ltd, Wuhan 430074, China)

Abstract: The modularization architecture and concentrated ones of data acquisition in recording system are introduced, by comparing their advantage and disadvantage. A design of data acquisition system based on PCI bus is presented to overcome the existing shortage of fault recorder for generator-transformer unit, such as few channels, low sampling rate and so on. This design comprises powerful digital processing ability of DSP, high performance of data transmission based on PCI bus, precise GPS time information and the capability of high-speed multiple channels data acquisition. The acquisition system consists of 96 analog and 192 switch channels, and accomplishes 96 points data sampling and storing in each 20 milliseconds, with the advantages of multi-monitoring-channel, high sampling rate, large data transmission capability and so on. The result of field tests is in conformity with power system criterion DL/T 873-2004.

Key words: fault recorder; PCI bus; concentrated multi-channel data acquisition; DSP; DL/T 873-2004